# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

### (11)特許出願公開番号

# 特開平7-37396

(43)公開日 平成7年(1995)2月7日

(51) Int.Cl.<sup>5</sup>

識別記号 庁内整理番号 FΙ

技術表示箇所

G11C 16/06

6866-5L

G11C 17/00

530 D

309 K

審査請求 未請求 請求項の数2 OL (全 16 頁)

(21)出願番号

特願平5-313548

(22)出願日

平成5年(1993)12月14日

(31) 優先権主張番号 991231

(32)優先日

1992年12月15日

(33)優先権主張国

米国(US)

(71)出願人 590000879

テキサス インスツルメンツ インコーポ

レイテツド

アメリカ合衆国テキサス州ダラス、ノース

セントラルエクスプレスウエイ 13500

(72)発明者 ジョン エフ.シュレック

アメリカ合衆国テキサス州ヒューストン、

ムーンライト 10518


(74)代理人 弁理士 浅村 皓 (外3名)

## (54) 【発明の名称】 負電圧ワードラインデコード方法およびそれを採用したEEPROM

#### (57) 【要約】

【目的】 フラッシュ消去のために必要な高電圧大電流 源を必要としない、負電圧ワードラインデコード方式の メモリアレイを得る。

【構成】 フラッシュEEPROM(10)において負 電圧ワードラインデコードを行うための方法と装置が提 供される。特に、前置デコーダー (26) が番地と反転 入力とに基づいて前置デコード信号を生成し、この前置 デコード信号が正電圧および負電圧の両デコードモード においてワードラインを選択するために使用される。各 ワードラインは、それに付随して駆動器(28)を有 し、駆動器 (28) は受信した適切な前置デコード信号 に応答して関連のワードラインを高レベルへ駆動する。 ワードラインには、またそれらに付随して負チャージポ ンプ (32) が備えられており、各負チャージポンプ (32)は、駆動器(28)がその関連ワードラインを 正へ駆動していない時にそのワードラインを負へ駆動す るように動作する。



10

#### 【特許請求の範囲】

【請求項1】 複数個のメモリセルを含む、フラッシュ 方式の、電気的に消去可能で、プログラム可能な読み出 し専用メモリであって:前記メモリセルへつながれた列 デコーダー、

前記メモリセルへつながれた複数個のワードライン、 前記行デコーダーと前記列デコーダーとへつながれた読 み出し/書き込み/消去回路であって、前記行デコーダ 一、前記列デコーダー、および前記読み出し/書き込み /消去回路が前記メモリセルを読み出し、書き込み、そ して消去するように動作するようになった読み出し/書 き込み/消去回路、および前記ワードラインを選択およ び非選択するように動作する行デコーダーであって: 複 数個の駆動器回路であって、前記駆動器回路の各々がそ れぞれ前記ワードラインの異なる1つへつながれて、前 記駆動器回路が前記ワードラインを負でない電圧レベル へ駆動するように動作するようになった複数個の駆動器 回路、および複数個の負チャージポンプであって、前記 負チャージポンプの各々がそれぞれ前記ワードラインの 異なる1つへつながれて、前記負チャージポンプが前記 ワードラインの各々を独立して負電圧レベルへ駆動する ように動作するようになった複数個の負チャージポン プ、を含む行デコーダー、を含むメモリ。

【請求項2】 複数個のメモリセルを含む、フラッシュ 方式の、電気的に消去可能で、プログラム可能な読み出 し専用メモリ中のワードラインをデコードする方法であって、次の工程:各々が異なるワードラインへつながれ た複数個の負チャージポンプ中において負電圧を発生させること、

前置デコーダー中において予めデコードされた前置デコード信号を発生させること、

前記前置デコード信号に応答して、各々が異なるワード ラインへつながれた複数個の駆動器回路中において非負 の電圧を発生させること、および各ワードラインを、前 記前置デコード信号に応答して、そのワードラインに対 応する負チャージポンプからの負電圧、あるいはそのワ ードラインに対応する駆動器回路からの非負の電圧のい ずれかへつなぐこと、を含む方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、一般的には、電気的に 消去可能で、プログラム可能な読み出し専用メモリ(E EPROM)装置に関するものであり、更に詳細には、 EEPROMの負電圧ワードラインデコーディングのた めの方法と装置とに関するものである。

#### [0002]

【従来の技術】単一トランジスターメモリセル (あるいはピットとも呼ぶ)を採用し、プログラミングのためにホットキャリア注入を、消去のためにファウラー・ノルトハイムトンネリングを利用する、電気的に消去可能

で、プログラム可能な読み出し専用メモリ(EEPRO M)は広く用いられており、例えば、1985年IED M(国際電子デバイス会議)の概要集、頁616-619に発表されたマクヒリー(Mukheree)等による、"単一トランジスターEEPROMビットおよびそれの512k CMOS EEPROMへの組み込み

2

(A SingleTransistor EEPRO M Bit and Its Implementation in a 512k CMOS EEPROM (s))"、および1989年ISSCC (国際固体回路会議)の予稿集、頁140-141に発表されたV.カイネット (Kynett) 等による、"90ナノ秒100k消去/プログラム・サイクルのメガビットフラッシュメモリ(A 90ns 100K Erase/Program Cycle Megabit Flash Memory)"に述べられている。

【0003】このようなEEPROMは、1個の特定の メモリビットのドレインと制御ゲートへ高電圧を印加 し、その間にそのメモリビットのソースをアースに保ち つつ浮遊ゲートへホット電子を注入することによってプ ログラムされる。例えば、ドレインプログラム電圧Vdp は6.5ボルト以下に保たれ、その間制御ゲートプログ ラム電圧Vcgp は12ボルトに保たれる。消去は、ドレ インを浮かせたままで、制御ゲートとソースとの間に比 較的高い電圧を供給することによって実行される。典型 的なEEPROMにおいて、消去は、制御ゲート電圧を  $V_{cge} = 0$  ボルトに保ち、ソースを $V_{se} = 12$  ボルトに 持ち上げることによって行われる。フラッシュEEPR OMでは、メモリセルはセクターに分割される。各セク 30 ター内で、そのメモリセルすべてのソースが共通の1つ のノードへつながれる。従って、典型的なフラッシュE EPROMでの消去は、セクター単位でセクター毎に行 われる。

【0004】フラッシュEEPROM中のメモリセルは N形の金属酸化物半導体電界効果トランジスターであ る。従って、P形基板中にN形のドレインおよびソース が打ち込まれる。上述のような標準的な消去では、ソー スが典型的にゼロボルトに保たれるので、ソースから基 板への降伏のために、ソースから基板への電流は比較的 40 大きいものとなり得る。特定のセクター内のメモリセル すべてが同時に消去されることから、この基板電流の大 きさは特定にセクター中のメモリセルの数が増大するに つれて増大する。例えば1メガバイト・フラッシュEE PROM中で10ミリアンペアにも達するこの大きな電 流のために、フラッシュ消去のために必要な高電圧で十 分な電流を発生させるために外部電源が必要となる。そ のような電源が必要とされるということは望ましいこと ではなく、従ってそのようなものが必要とされないフラ ッシュEEPROMが望ましい。

50 【0005】上述の基板電流問題を回避するために、制

御ゲートをソース電圧に対して負に引き下げることによって消去を行うフラッシュEEPROMが提案されている。例えば、ソースをゼロボルトに保ち、その間に制御ゲートを負の16ボルトに下げる。基板もまたゼロボルトにあるため、基板電流問題は回避される。別の例では制御ゲートを負の11ボルトに引き下げ、ソースを5ボルトに持ち上げ、ドレインを浮かせる。これによっででいた持ち上げ、ドレインを浮かせる。これによっては、レーのワードラインまで下った消去の可能性を提供する。しかし、これらの負電圧を許容する回路で以て数多くのワードラインを効率的にデコードすることは、プロセスを複雑化する三重井戸プロセスを使用することなしにはできなかった。

【0006】従って、負電圧ワードラインデコードを許容し、単一のワードラインまでワードラインデコードを許容できるフラッシュEEPROMに対する需要が生まれる。

#### [0007]

【発明の概要】本発明に従えば、従来のEEPROMに付随する欠点や問題点を本質的に解消または低減する、 負電圧ワードラインデコードのための方法と装置とが提供される。

【0008】特に、複数個のメモリセルを含む、フラッ シュ方式の、電気的に消去可能で、プログラム可能な読 み出し専用メモリが提供される。メモリセルの各々に対 して列デコーダーがつながれ、メモリセルの各々はまた 複数のワードラインへもつながれる。読み出し/書き込 み/消去の回路が行デコーダーと列デコーダーへとつな がれ、行デコーダー、列デコーダーおよび読み出し/書 き込み/消去の回路はそれらのメモリセルを読み出し、 プログラムし、そして消去するように動作する。行デコ ーダーはワードラインを選択(select)および非選択 (de-select ) するように動作し、複数の駆動器回路を 含んでいる。駆動器回路の各々はそれぞれワードライン の異なる1つへつながれ、駆動器回路はそのワードライ ンを負でない電圧レベルへ駆動するように動作する。行 デコーダーはまた複数個の負のチャージポンプを含む。 負チャージポンプの各々はそれぞれワードラインの異な る1つへつながれ、それら負チャージポンプはワードラ インの各々を、独立して負電圧レベルへ駆動するように 動作する。

【0009】別の実施例では、複数個の負チャージポンプが備えられ、それら負チャージポンプがそれぞれ異なる1つのワードライン群へつながれている。こうして、負チャージポンプはそれぞれの群のワードラインの各々を他の群とは独立的に負電圧レベルへ駆動するように動作する。

【0010】本発明の重要な技術的特長の1つは、フラッシュEEPROM中の単一のワードラインが負電圧デコードできることであり、従って任意の特定のワードラ

イン上のメモリセルの消去を許容するということである。

【0011】本発明の重要な技術的特長の別の1つは、 単一のワードライン、またはワードライン群が、比較的 少数の部品で以て負電圧デコードできるということであ る。更に、それらの少数の部品は相補型金属酸化物半導 体(CMOS)技術等の標準的な技術で作製できる。

【0012】本発明の重要な技術的特長の別の1つは、 12ボルト電源のような高電圧電源がEEPROMチッ 10 プの外部に必要とされず、従ってシステムの価格と複雑 度が低減化されることである。

【0013】本発明およびそれの利点をより完全に理解するために、以下に図面を参照しながら詳細に説明する。

#### [0014]

【実施例】本発明の好適実施例およびそれの特長は、図 1ないし図12を参照することによって最も良く理解で きる。各図面において同様な部品および対応する部品に は同じ符号が付されている。

20 【0015】図1は、フラッシュEEPROM10のブロック図および模式回路図を示す。図示のように、列デコーダー12およびワードラインデコーダー14(行デコーダーとも呼ぶ)が読み出し/書き込み/消去回路16へつながれている。列デコーダー12およびワードラインデコーダー14は番地情報を受け取り、アレイ中の各種メモリセルへアクセスする。これらのメモリセルは、読み出し/書き込み/消去回路16からの制御信号に依存して、読み出されたり、プログラムされたり(書き込まれたり)、あるいは消去されたりする。

【0016】列デコーダー12はYo、Y1・・・Yn 30 と記された数本のビットラインを制御する。同様に、ワ ードラインデコーダー14は $X_0$ 、 $X_1$ ・・・ $X_n$  と記 された数本のワードラインを制御する。これらのピット ラインはメモリビットトランジスターのドレインへつな がれる。これらのワードラインはメモリセルトランジス ターの制御ゲートへつながれる。例えば、メモリセルト ランジスター18はそれの制御ゲートをワードラインX 0 へつながれ、それのドレインをピットラインY0 へつ ながれる。同様に、メモリセル20はそれの制御ゲート トラインYn へつながれる。メモリセルトランジスター の状態はセンスアンプ22によって読み出される。特定 のピットライン上のメモリセルの状態は、そのピットラ インに付随するパスゲートトランジスター24を通して 読み出される。

【0017】フラッシュEEPROMでは、特定のセクター内のメモリセルトランジスターのすべてのソースは1つの共通ノードへつながれる。図1は特定の1つのセクター中のメモリセルトランジスター・アレイを示す。 50 EEPROM10が他のセクター中に同様なアレイを含 んでおり、列デコーダー12およびワードラインデコーダー14へつながれていることは分かるであろう。 更に、他のセクター中のトランジスターアレイは他のセクターから物理的に分離されており、あるいはそれらはワードラインまたはビットラインを他のセクターと共有することによって電気的に関連づけられている。

【0018】図2は、本発明の教えるところに従う負電圧ワードラインデコードのための、ワードラインデコーダー14内に含まれる回路の特定実施例を示す。番地信号が前置デコーダー26によって受け取られる。前置デコーダー26はまた、読み出し/書き込み/消去回路16から反転信号を受け取る。この反転信号は、前置デコーダー26がワードライン $X_0$ ないし $X_n$ の負電圧または正電圧のいずれのデコードを実行するかを制御する。負電圧デコードでは、ワードラインは例えば消去機能のために負となることができる。正電圧デコードでは、ワードラインは例えばプログラム機能または読み出し機能のために正となることができる。

【0019】図2に示された特定実施例の回路について、ワードライン $X_0$ を取り上げて説明する。各々のワードラインには同様な回路がつながれていることは理解されるであろう。駆動器28は前置デコーダー26は駆動器28へつめデコードされた前置デコーダー26は駆動器28へのがれている。前置デコード信号 $V_A$ を出力する。前置デコード信号 $V_A$ を出力する。前置デコード信号 $V_A$ は多重化信号M に、各ワードラインの選択および非選択を許容する。ここで、各M に、名ワードラインの選択および非選択をする。ここで、各M に、名ワードラインの選択および非選択をする。ここで、各M に、名ワードラインに対応する。正な駆動器へつながれている。例えば、M に、M に、M

【0020】動作時には、負チャージポンプの各々は、 負電圧デコードの間にそれらの各ワードラインを負にポ ンピングしようとする。ワードラインは、それらのワー ドラインを必要に応じて充電する駆動器および分離装置 の働きによって負になるのを妨げられる。このように、 負電圧ワードラインデコードを提供する反転信号ととも に、それぞれのワードラインの充電または負電圧へのポ ンピングを許容する分離装置の働きによって、ワードラ インは、もし選択されれば負に、また非選択であれば正 となる。同様に、正電圧デコードを提供する反転信号で 以て、ワードラインは、もし選択されれば正に、非選択 であればゼロとなる。それは負チャージポンプは正電圧 デコードモードにおいて正電圧にポンピングすることが ないからである。一例として、負のワードラインデコー ドは消去モードで使用できる。すなわち、消去モードに おいて、反転信号が前置デコーダー26を負のワードラ インデコードモードに制御する。前置デコーダー26は

muxi 信号とともに、そしてそれへ供給される番地に基づいて、正と負の両デコードモードにおいて適当なワードラインを非選択または選択する。

【0021】以前の負のワードラインデコード方式では、単一のワードラインにまで下ってデコードを行うことは、三重井戸プロセスのような複雑な技術を使用することなしには不可能であった。本発明では、すべて標準的な技術で作製できる比較的少数の装置で以て単一ワードラインでの負電圧デコードが提供できる。単一ワードライン負電圧デコードは、ワードラインを分離する能力を有するそれの負チャージポンプによって各ワードラインが他のワードラインから分離されているために可能となる。更に、ここに開示される回路は標準的なCMOS技術を用いて作製することができる。

【0022】図2はまた、本発明に従う負電圧ワードラインデコードのための回路の特定の実施例を示す。図示のように、駆動器28はCMOS技術を用いて作製され、信号mux0へつながれたPチャンネルトランジスター34を含む。mux0は前置デコード信号VAとと20 もに、ワードラインの選択または非選択を許容する。トランジスター34はNチャンネルトランジスター36および38を通してアースへつながれる。トランジスター36はそれのゲートを前置デコード信号VAへつながれている。トランジスター38のゲートはmux0(バー)へつながれている。トランジスター34はノード40を通してトランジスター36および38へつながれる。

【0023】ノード40はまた、特定の実施例ではトランジスター42を含む分離装置30へつながれている。トランジスター42のゲートは予め選択された制御電圧 Vcへつながれている。分離装置30は、ノード40の電圧とVcの電圧とに依存して、ワードラインX0が駆動器28から正に充電されるか、または負チャージポンプから負に充電されるかのいずれかを許容する。

【0024】負電圧ワードラインデコードモードでは、 $X_0$  はもしそれが非選択であれば非負でなければならない。これを実現するために、特定実施例ではトランジスター42であるところの分離装置30が導通すべきであり、それによってノード40上の電圧をワードライン $X_0$ へつながなければならない。トランジスター42は、もしノード40の電圧が $V_c$ の電圧よりもトランジスター42の電圧しきい値以上大きければ、導通する。そして、負電圧ワードラインデコードのためには、もし $V_A$ が低レベルで $M_0$ でが高レベルであれば、図2に示された駆動器28によって $X_0$ は非選択になる。この結果、トランジスター36と38はオフ状態になり、トランジスター34はオンで、 $M_0$ ながれる。 $M_0$ ながれる。 $M_0$ なの電圧がノード40へつながれる。 $M_0$ なきを確実なものとする。

【0025】負電圧ワードラインデコードモードでは、

ワードライン $X_0$  はそれが負になることで選択されることになる。このことは、分離装置 30 が導通しないことを保証することで実現する。分離装置 30 がトランジスター 42 を含むような特定の実施例では、もしノード 40 の電圧が $V_c$  よりもトランジスター 42 の電圧しきい値以上高くなければそれは導通しない。このように、 $V_c$  がアースであって、もしノード 40 もアースであれば

て、 $V_A$  が高レベルあるいは $mux_0$  が低レベル(アース電位)で、 $X_0$  が負チャージポンプ 3 2 によって負にポンピングされることによって実現する。更に、 $V_c$  はトランジスター 4 2 を通しての導通を阻止するために正

分離装置30は導通せず、X0は負へ移行する。このこ

とは図2に示された駆動器28の特定の実施例におい

正電圧デコード

【0026】正電圧デコードモードでは、動作は負電圧デコードモードのそれと類似しているが、ワードラインが正電圧で選択され、ゼロボルトで非選択される点が違っている。図2に示された実施例では、正電圧はmuxi信号を介して結合され、そのためこれらの信号は、例えばプログラムや読み出しの動作に依存して各種の異なる電圧レベルを有する。この明細書を通して、"高レベル"という用語は約5ないし15ボルトに等しい電圧を意味し、また"低レベル"という用語は約ゼロボルトの10 電圧を意味することを理解されたい。次の2つの表は正電圧および負電圧のデコードに関する制御電圧を示す。Xは高レベルまたは低レベルを表す。

8

[0027]

【表1】

	選択 	Ⅴ〟による非選択	muxiによる非選択
mux,	高レベル	х	低レベル
V <sub>A</sub>	低レベル	高レベル	х
分離装置30	導通	導通	導通
V <sub>c</sub>	-4 V	-4V	-4 V

[0028]

となることができる。

# 負電圧デコード

【表 2 】

	非選択	V』による選択	mux」による選択
mu x <sub>1</sub>	高レベル	Х	低レベル
V <sub>A</sub>	低レベル	高レベル	х
分離装置30	導通	非導通	非導通
V <sub>c</sub>	0	0	0

【0029】上述のように、前置デコード信号 $V_A$  および $mux_i$  信号を使用することによってワードライン $X_i$  の単一ワードライン負電圧デコードが実現できる。図示の特定実施例では、そのワードライン $X_i$  を選択することによって単一ワードライン $X_i$  を選択することができる。上記の表が示すように、負電圧デコードのための $mux_i$  および $V_A$  信号は正電圧デコードのそれらを反転させたものとなっている。反転信号は前置デコーダー 26 へ入力され、適切な $V_A$  を出力させる。同様に、 $mux_i$  信号が適宜反転され、負電圧および正電圧の両デコードのために適切に用いられる。

40 【0030】図2はまた、負チャージポンプ32のための特定実施例を示している。特定の実施例では、負チャージポンプ32はX0 とノード46との間につながれたトランジスター44を含む。トランジスター44のゲートはノード46へつながれている。こうして、トランジスター44はダイオードとしてつながれている。トランジスター44の基板は電圧VTANKへつながれている。トランジスター48がまたノード46とアースとの間につながれている。トランジスター48がまたノード46とアースとの間につながれている。ノード46はコンデンサー50を介してクロック信号Vclk へつながれている。

20

【0031】信号 $V_{c1k}$ はクロック信号であり、それの大きさは、望みの負ワードライン電圧にPチャンネルしきい値(トランジスター44と48に対応する)2つ分を加え、更に一定値を加えたものに等しい。負の12ボルトという望ましい負ワードライン電圧の場合、特定の実施例での $V_{c1k}$ の大きさは18ボルトである。このように、 $V_{c1k}$ は、例えば、ゼロないし18ボルト、あるいは負の18ボルトないしゼロボルトを取ることができる。

【0032】図2に示された実施例では、下記のよう に、分離装置30が非導通状態で、負チャージポンプ3 2はワードラインX0 を負へ引き下げるように動作す る。 Vclk は負電圧デコードの間のみ活動的であり、従 って負チャージポンプ32(および他のワードラインに 付随するその他のチャージポンプ) はこの負電圧デコー ドの間のみワードライン $X_0$  を負にポンピングすること ができる。最初、トランジスター48はノード46を、 ほぼアース電圧にPチャンネル電圧しきい値を加えた電 位へつなぐ。Vclk が18ボルトにおいて、コンデンサ ー50の両端に電圧が現れる。Vclk がゼロボルトへ切 り替わって低下すると、トランジスター48が導通して いないため、コンデンサー50両端間の電圧は保持され る。こうして、ノード46は負へ引き下げられる。この ノード46上の負電圧は次にワードラインX0 上の電圧 を引き下げる。コンデンサーは直流電流を通過させない ので、コンデンサー50は各ワードラインを他のワード ラインから分離するという重要な役割も有している。

【0033】各ワードラインには、 $X_0$  に関連して記述したのと同様な回路をつながれている。すなわち、例えばワードライン $X_n$  もまた、駆動器 52、分離装置 54、および負チャージポンプ 56 を有している。駆動器 52は前置デコード信号 $V_A$ 、 $mux_n$ 、および $mux_n$ (バー)へつながれている。 $mux_n$  は各種電圧レベルを駆動器 52へつないでおり、番地信号から取り出される。前置デコード信号 $V_A$  とともに、 $mux_n$  はワードライン $X_n$  の選択または非選択を許容する。

【0034】 $V_{TANK}$ は、ワードラインが負へ選ばれた場合、ワードラインと $V_{TANK}$ との間の降伏を最小にするためにできるだけ低い電圧であるべきである。更に、ワードラインが正になるのを許容するために、 $V_{TANK}$ はらない。非選択のワードライン電圧が取りうる最低の電圧は $V_c$ にPチャンネル電圧しきい値を加えたものであるので、 $V_{TANK}$ はPチャンネル電圧しきい値のすぐ上に設定されるべきである。これはワードラインが非選択の時に、ノード40上の電圧がトランジスター42を通過することができるようにするためである。更に、図2に示されたように、ワードライン $X_0$ 上に現れうる最大電圧は、トランジスター46および48を通しての導通状態のために、Pチャンネル電圧しきい値の2倍である。

10

【0035】図3は負チャージポンプ32の別の実施例 を示す。図2に示されたように、トランジスター48は ノード46とVclamp との間につながれている。更に、 トランジスター48のゲートはVclamp へつながれてい る。この実施例において、Vclamp はそのワードライン に対する各種の正の非選択電圧レベルを許容するように 調節される。この回路実施例において、そしてVclamp が正において、図2に示された実施例によって得られる のと同じワードライン Xo 上の最終的な負電圧を実現す 10 るためには、 $V_{c1k}$  の大きさはより大きくなければなら ないであろう。 V<sub>clamp</sub> は V<sub>clamp</sub> が増大する場合に、 Vclk を高くなりすぎないように保つように変調でき る。例えば、Vclamp は負電圧デコードの間にゼロボル トに変調することができ、それによって $V_{c1k}$  はワード ライン上の適正な負電圧を達成するために、その大きさ を増大させる必要がなくなる。

【0036】図4は、本発明の教えるところに従う負チャージポンプの別の実施例を示す。図4に示された実施例は図3に示されたのと類似しているが、ノード46とトランジスター48との間にトランジスター58が追加されている。トランジスター58はトランジスター50は間に見られる最大負電圧を低減化し、トランジスター48両端間のフィールドプレート降伏またはゲート付きダイオードの降伏問題を回避する。トランジスター58がなければ、ノード46上の電圧とVclampとの電圧差は十分大きくなってトランジスター48のフィールドプレート降伏電圧を越える。

【0037】図5は、本発明の教えるところに従う負チ 30 ャージポンプ32の別の実施例を示す。図5に示された 回路は図2に示されたのと同じ回路を備えているが、ト ランジスター48はノード46とアースとの間につなが れる代わりにノード46とノード40との間につながれ ている。同じことが他の、例えばワードラインXn に付 随する負チャージポンプ56等の負チャージポンプの回 路についても言える。この実施例において、ノード40 の電圧がトランジスター48のソースへ供給される。こ うして、負電圧デコードモードにおいて、トランジスタ -48のソースは、もしワードラインX<sub>0</sub> が選択されれ 40 ば、アースへ引き下げられる。もしワードライン $X_0$  が 非選択であれば、ノード40はmux0 上の電圧にほと んど等しい。この電圧はトランジスター48のソース上 にあり、またワードラインXo 上にあるので、ワードラ インX<sub>0</sub> とトランジスター48との間には、それらの間 に電位差がないため電流経路は存在しない。このように して電力節約ができる。更に、図4に示されたトランジ スター58は図5に示されたトランジスター46と48 との間につながれて、トランジスター48に関するフィ ールドプレートの降伏問題の可能性を低減化する。

50 【0038】いくつかの応用においては、各ワードライ

ンに個別的な負電圧ワードラインデコードは必要でな い。そのような応用では、ワードライン群が一緒に負に なることを許容されれば、回路の配置上で利点がある。 【0039】図6は本発明の1つの実施例を示し、そこ においては1群のワードライン、 $X_0$  から $X_n$  が一緒に 負になることを許容される。ワードラインの各群はそれ 自身の $V_A$  信号によって制御され、その $V_A$  信号はワー ドラインのそれぞれの群に対する専用の前置デコーダー によって生成される。専用の前置デコーダーはすべて、 いくつかの前置デコード出力を備える単一の前置デコー ダーとして考えることもできる。図6に示されたよう に、Vclk は1つの負チャージポンプだけへ直接つなが れている。こうして、n個のワードラインすべてに対し て1つのコンデンサー50だけが必要とされる。更にn 個のワードラインすべてに対して1つのトランジスター 48だけが必要となる。1つの群のなかのワードライン はすべて、ノード46が負へ引き下げられる時に負へ引 き下げられる。ワードラインの各群はそれ自身のための 負チャージポンプを有している。この場合、muxi信 号はすべて高レベルで、VA がワードラインを選択およ び非選択する唯一の信号である。

【0040】図7は、ワードライン群が一緒に負となる ようになった別の実施例を示す。図7は図3に示された のと類似の回路を含んでおり、そこにおいてはトランジ スター48のゲートとソースとが電圧源Vclamp へつな がれている。更に、ノード46が、トランジスター44 iを介してその群の他のワードラインの各々へつながれ ている。例えば、図7に示されたように、ノード46は トランジスター44nを介してワードラインXn へつな がれている。

【0041】図4に示されたように、トランジスター4 8の両端間のフィールドプレート降伏状態を同じように 低減化するために、図5、図6、および図7に示す実施 例にトランジスター58を含めることができる。

【0042】既に議論したように、ワードラインを正へ 駆動するために駆動器28が用いられる。図2に関連し て述べた駆動器28の特定の実施例は、使用し得る1つ の例でしかない。ここに意図する本発明の範囲から外れ ることなしに、その他の実施例を使用することも可能で ある。図8および図9は、その他のワードラインの各々 に対して駆動器28または駆動器群として使用できる特 定の駆動器の例を提示している。図8に示されたよう に、駆動器28はVAとノード61との間につながれた トランジスター60を含むことができる。トランジスタ -60のゲートはmuxiへつながれている。トランジ スター62が、5ボルトであろうVccとノード61との 間につながれている。トランジスター62のゲートはm uxi (バー) へつながれている。トランジスター64 が VHVとノード61との間につながれている。トランジ スター 6 4 のゲートはノード 4 0 へつながれている。 更 50 ジポンプ回路の任意のものへつながれる。

にトランジスター66と68がV<sub>HV</sub>とアースとの間につ ながれている。トランジスター66および68のゲート はノード61へつながれている。 更に、図示のように、 トランジスター66および68はノード40へもつなが れている。VHVは通常は5ボルトであるが、書き込み動 作の間は12ボルトとなる。

12

【0043】既述のように、ノード40が高レベルであ れば、その適切なワードラインは負になることができな い。ノード40が高レベルになるためには、ノード61 が低レベルでなければならず、これはVA が低レベル で、muxiが高レベルの時に発生する。1つのワード ラインが負になるのを許容されるためには、ノード40 は低レベルでなければならず、従ってノード61は高レ ベルでなければならない。もしVA が高レベルである か、あるいはmuxiが低レベルであれば、ノード61 は高レベルになる。

【0044】図9は、本発明の教えるところに従う駆動 器28の別の実施例を示す。図9に示されたように、V A とノード71との間にトランジスター70がつながれ がれている。トランジスター72がまたVHVとノード7 1との間につながれている。トランジスター72のゲー トは通常はアース電位である制御信号へつながれてい る。トランジスター74と76がまた $V_{HV}$ とアースとの 間につながれ、それらのゲートはノード71へつながれ ている。トランジスター74および76もまた図示のよ うに、ノード40へつながれている。

【0045】VA が低レベルでmuxi が高レベルであ れば、ノード71は低レベルとなり、その結果ノード4 Oは高レベルになる。 VA が高レベルかあるいはmux i が低レベルであれば、その結果、ノード40は低レベ ルとなろう。

【0046】図面全体を通して、部品は従来の表記法に 従って描かれている。すなわち、例えば、トランジスタ ー34はPチャンネルの金属酸化物半導体電界効果トラ ンジスターである。同様に、トランジスター36はNチ ャンネル金属酸化物電界効果トランジスターである。

【0047】図10は、本発明の教えるところに従って 構築された別の駆動器を示す。図10に示されたような 40 駆動器 28 はmuxi とアースとの間につながれた2つ のトランジスター78と80を含んでいる。これらの2 つのトランジスターはいずれもPチャンネルトランジス ターであり、トランジスター78のゲートは $V_A$  へつな がれている。トランジスター80のゲートは固定された 電圧VN へつながれている。更に、トランジスター78 と80はノード81へつながれている。図10に示され たように、ノード81は駆動器28に付随するワードラ イン、例えばワードラインXi へつながれている。ノー ド81はまた図2ないし図7に示されたような負チャー

【0048】図10に示された駆動器は、図2に示された分離装置30を不要にするという特長を有する。こうして、図10に示された駆動器28を使用することは進歩した配置面積という利点を提供する。別の特長は前置デコード段の後にNチャンネルトランジスターが必要とされないということである。これによって配置中でのタンク干渉が低減化され、デコードされたワードラインが負になった時に順バイアスされるであろうN+接合がなくなる。別の特長は、図10の駆動器28が以前の負電圧が可能なデコーダーよりも高速の、低レベルから高レベルへの電圧遷移を許容するということである。

【0049】動作時に、正電圧デコードモードでは、 $V_A$ が低レベルで $mux_i$ が高レベルの時、そのワードラインは選択される。 $V_N$ は負の直流信号で、それはワードラインが非選択の時にそれを引き下げる。ワードラインは、 $V_A$ が高レベルで $mux_i$ が低レベルの時に非選択となる。 $V_N$ は固定された負電圧かまたはクロック信号で、それは周期的もしくはサイクルの最初で高レベル状態から負の状態へ遷移する。 $V_N$ はまた、高レベルから低レベルへの遷移時間を改善するために、トランジスター80が高インピーダンス状態からより低インピーダンス状態へ移行することを引き起こすレベルからのクロックであることもできる。

【0050】負電圧デコードモードでは、ワードラインは $V_A$ が高レベルであるか $mux_i$ が低レベルである時に選択される。ワードラインは $V_A$ が低レベルで $mux_i$ が高レベルであるときに非選択となる。

【0051】図11は、図10に関連して説明したのと同じ特長を提供するデコーダー28の別の実施例を示す。図11に示されたように、 $V_A$ とアースとの間に2個のPチャンネルトランジスター82と84が接続されている。トランジスター82のゲートは $ux_i$ (バー)へつながれ、トランジスター84のゲートは $V_N$ へつながれている。

【0052】正電圧デコードモードでは、選択されたワードラインに対して $V_A$  は高レベルで、 $mux_i$  (バー) は低レベルである。正電圧デコードモードでは、非選択のワードラインに対して、 $V_A$  は低レベル、 $mux_i$  (バー) は高レベルである。負電圧デコードモードでは、選択されたワードラインに対して $V_A$  が低レベル、 $mux_i$  (バー) が高レベルである。負電圧デコードモードの非選択ワードラインに対しては、 $V_A$  が高レベル、 $mux_i$  (バー) が低レベルである。

【0053】正電圧デコードモードでは、 $V_N$  は非選択 ワードライン電圧よりも少なくともPチャンネル電圧しきい値1個分低くあるべきである。こうして、図10および図11に示されたワードライン $X_i$  はアースへ引き下げられる。 $V_N$  が更に負になれば、それだけ速くワードライン $X_i$  はアースへ引き下げられる。

【0054】EEPROMまたはフラッシュEEPRO

Mをプログラムするためには、図10および図11に示されたトランジスター78と82を介して $mux_i$ 入力から高電圧が供給される。これらの高電圧モードにおいては、図10および図11に示されたトランジスター80 と84はより導通性が低くなろう。従って、トランジスター80および84を通しての低い導電性を確立するために、プロセスパラメータを変化させてよりアース電位に近い比較的一定したレベルを保つように $V_N$ を何らかの与えられた値にクランプすることが望ましいかもしれない。図12はそのような実施例を示す。図示のように、 $V_N$ は負チャージポンプ86によって生成される。 $V_N$ は、図12に示されたようにつながれたトランジスター88と90によってクランプされる。

14

【0055】本発明とそれの利点とについて詳細に説明してきたが、本発明の特許請求の範囲によって定義される本発明の範囲から外れることなしに各種の変更や置換、および修正が可能であることを理解されたい。

【0056】以上の説明に関して更に以下の項を開示する。

(1) 複数個のメモリセルを含む、フラッシュ方式の、 電気的に消去可能で、プログラム可能な読み出し専用メ モリであって:前記メモリセルへつながれた列デコーダ ー、前記メモリセルへつながれた複数個のワードライ ン、前記行デコーダーと前記列デコーダーとへつながれ た読み出し/書き込み/消去回路であって、前記行デコ ーダー、前記列デコーダー、および前記読み出し/書き 込み/消去回路が前記メモリセルを読み出し、書き込 み、そして消去するように動作するようになった読み出 し/書き込み/消去回路、および前記ワードラインを選 30 択および非選択するように動作する行デコーダーであっ て:複数個の駆動器回路であって、前記駆動器回路の各 々がそれぞれ前記ワードラインの異なる1つへつながれ て、前記駆動器回路が前記ワードラインを負でない電圧 レベルへ駆動するように動作するようになった複数個の 駆動器回路、および複数個の負チャージポンプであっ て、前記負チャージポンプの各々がそれぞれ前記ワード ラインの異なる1つへつながれて、前記負チャージポン プが前記ワードラインの各々を独立して負電圧レベルへ 駆動するように動作するようになった複数個の負チャー 40 ジポンプ、を含む行デコーダー、を含むメモリ。

【0057】(2)第1項記載のメモリであって、更に、複数個の多重化信号であって、前記多重化信号の各々がそれぞれ前記駆動器の異なる1個へつながれた複数個の多重化信号を含み、そこにおいて:前記行デコーダーが更に、前置デコード信号を発生するように動作する前置デコーダーを含み、そして前記駆動器回路の各々が:第1のゲート、第1のソース、および第1のドレインを有する第1のPチャンネルトランジスターであって、前記第1のゲートと前記第1のソースとが前記多重50 化信号と前置デコード信号の前記各1つへつながれて、

前記第1のドレインが前記各ワードラインへつながれた 第1のPチャンネルトランジスター、および第2のゲート、第2のソース、および第2のドレインを有する第2 のPチャンネルトランジスターであって、前記第2のドレインが前記各ワードラインへつながれ、前記第2のゲートが電圧源へつながれた第2のPチャンネルトランジスター、を含んでおり、それによって、前記ワードラインが前記前置デコードおよび多重化信号に応答して、前記負チャージポンプによって負へ、また前記駆動器回路によって非負へ駆動されるようになった、メモリ。

【0058】(3)第1項記載のメモリであって、前記行デコーダーが更に、複数個の分離装置であって、前記分離装置の各々がそれぞれ異なる駆動器回路と異なるワードラインとの間につながれ、前記分離装置の各々が各ワードラインをそれぞれ対応する駆動器回路から分離するように動作し、それによって各ワードラインが独立して負電圧レベルへ駆動されるようになった複数個の分離装置を含んでいるメモリ。

【0059】(4)第3項記載のメモリであって、更に、複数個の多重化信号であって、前記多重化信号の各々がそれぞれ前記駆動器の異なる1個へつながれた複数個の多重化信号を含み、そこにおいて:前記行デコーダーが更に、前置デコード信号を生成するように動作する前置デコーダーを含んでおり、また前記駆動器回路が前記前置デコード多重化信号に応答して高レベルおよび低レベル出力を発生するように動作するようになっており、更に前記分離装置がそれぞれのワードラインを、各駆動器が低レベル出力を発する時に前記各駆動器から分離するように動作するようになっている、メモリ。

【0060】(5)第4項記載のメモリであって、前記 分離装置の各々がゲートを有するトランジスターを含 み、前記ゲートが制御電圧へつながれているメモリ。

【0061】(6)第1項記載のメモリであって、更にクロック信号を含み、そこにおいて前記負チャージポンプの各々が前記クロック信号へつながれた異なるコンデンサーを含み、それによって前記コンデンサー間での電荷共有効果によって負電圧が生成されるようになっており、前記ワードラインの各々が各負チャージポンプの前記コンデンサーによって他のワードラインから分離されるようになった、メモリ。

【0062】(7)第6項記載のメモリであって、前記 負チャージポンプの各々が更に:前記各コンデンサーと 前記各ワードラインとの間につながれた第1のトランジ スター、および前記各コンデンサーとアースとの間につ ながれた第2のトランジスター、を含んでいる、メモ

【0063】(8)第6項記載のメモリであって、前記 負チャージポンプの各々が更に:前記各コンデンサーと 前記各ワードラインとの間につながれた第1のトランジ スター、クランプ電圧源、および前記各コンデンサーと 前記クランプ電圧源との間につながれた第2のトランジ スター、を含んでいる、メモリ。

16

【0064】(9)第8項記載のメモリであって、前記 負チャージポンプの各々が更に、前記各コンデンサーと 前記第2のトランジスターとの間につながれた第3のト ランジスターであって、前記第2のトランジスター両端 間の電圧を低減するように動作する第3のトランジスタ ーを含んでいる、メモリ。

【0065】(10)第6項記載のメモリであって、前 10 記負チャージポンプの各々が更に:前記各コンデンサー と前記各ワードラインとの間につながれた第1のトラン ジスター、および前記各コンデンサーと前記駆動器回路 との間につながれた第2のトランジスター、を含んでい る、メモリ。

【0066】(11)複数個のメモリセルを含む、フラ ッシュ方式の、電気的に消去可能で、プログラム可能な 読み出し専用メモリであって:前記メモリセルへつなが れた列デコーダー、前記メモリセルへつながれた複数個 のワードライン、前記行デコーダーと前記列デコーダー とへつながれた読み出し/書き込み/消去回路であっ て、前記行デコーダー、前記列デコーダー、および前記 読み出し/書き込み/消去回路が前記メモリセルを読み 出し、プログラムし、そして消去するように動作するよ うになった読み出し/書き込み/消去回路、および前記 ワードラインを選択および非選択するように動作する行 デコーダーであって:複数個の駆動器回路であって、前 記駆動器回路の各々がそれぞれ前記ワードラインの異な る1つへつながれて、前記駆動器回路が前記ワードライ ンを負でない電圧レベルへ駆動するように動作するよう 30 になった複数個の駆動器回路、および複数個の負チャー ジポンプであって、前記負チャージポンプの各々がそれ ぞれ前記ワードラインの異なる1つの群へつながれて、 前記負チャージポンプがそれぞれの群の前記ワードライ ンの各々を他の群から独立して負電圧レベルへ駆動する ように動作するようになった複数個の負チャージポン プ、を含む行デコーダー、を含むメモリ。

【0067】(12)第11項記載のメモリであって、 更に、複数個の多重化信号であって、前記多重化信号の 各々がそれぞれ前記駆動器の異なる1個へつながれた複 40 数個の多重化信号を含み、そこにおいて:前記行デコー ダーが更に、前置デコード信号を発生するように動作る 前置デコーダーを含み、そして前記駆動器回路の各々 が:第1のゲート、第1のソース、および第1のドレイ ンを有する第1のPチャンネルトランジスターであっ て、前記第1のゲートと前記第1のソースとが前記多重 化信号と前置デコード信号の前記選ばれた各1つへな がれており、前記第1のドレインが前記各ワードライン へつながれた第1のPチャンネルトランジスター、およ び第2のゲート、第2のソース、および第2のドレイン を有する第2のPチャンネルトランジスターであって、

ター、クランプ電圧源、および前記各コンデンサーと前記クランプ電圧源との間につながれた第2のトランジスター、を含んでいる、メモリ。

18

前記第2のドレインが前記各ワードラインへつながれ、 前記第2のゲートが電圧源へつながれた第2のPチャン ネルトランジスター、を含んでおり、それによって、前 記ワードラインが前記前置デコードおよび多重化信号に 応答して、前記負チャージポンプによって負へ、また前 記駆動器回路によって非負へ駆動されるようになった、 メモリ。

【0074】(19)第18項記載のメモリであって、前記負チャージポンプの各々が更に、前記各コンデンサーと前記第2のトランジスターとの間につながれた第3のトランジスターであって、前記第2のトランジスター両端間の電圧を低減するように動作する第3のトランジスターを含んでいる、メモリ。

【0068】(13)第11項記載のメモリであって、前記行デコーダーが更に、複数個の分離装置であって、前記分離装置の各々がそれぞれ異なる駆動器回路と異なるワードラインとの間につながれ、前記分離装置の各々が各ワードラインをそれぞれ対応する駆動器回路から分離するように動作し、それによって各ワードラインが負電圧レベルへ駆動されるようになった複数個の分離装置を含んでいるメモリ。

10 【0075】(20)第16項記載のメモリであって、前記負チャージポンプの各々が更に:複数個の第1のトランジスターであって、各々が、前記各コンデンサーとワードラインの各群のうちの前記ワードラインの異なるものとの間につながれている複数個の第1のトランジスター、および前記各コンデンサーと前記駆動器回路の1個との間につながれた第2のトランジスター、を含んでいる、メモリ。

【0069】(14)第13項記載のメモリであって、 更に、複数個の多重化信号であって、前記多重化信号の 各々がそれぞれ前記駆動器の異なる1個へつながれた複数個の多重化信号を含み、そこにおいて:前記行デコー ダーが更に、前置デコード信号を生成するように動作する前置デコーダーを含んでおり、またそこにおいて、前 記駆動器回路が前記前置デコードおよび多重化信号に応答して高レベルおよび低レベル出力を発生するように動 作するようになっており、更に前記分離装置がそれぞれのワードラインを、各駆動器が低レベル出力を発する時 に前記各駆動器から分離するように動作するようになっている、メモリ。

【0076】(21)複数個のメモリセルを含む、フラッシュ方式の、電気的に消去可能で、プログラム可能な 20 読み出し専用メモリ中のワードラインをデコードする方法であって、次の工程:各々が異なるワードラインへつながれた複数個の負チャージポンプ中において予めデコードされた前置デコード信号を発生させること、前記前でデコード信号に応答して、各々が異なるワードラインへつながれた複数個の駆動器回路中において非負の電圧を発生させること、および各ワードラインを、前記前置デコード信号に応答して、そのワードラインに対応する負チャージポンプからの負電圧、あるいはそのワードラインに対応する駆動器回路からの非負の電圧のいずれかへつなぐこと、を含む方法。

【0070】(15)第14項記載のメモリであって、前記分離装置の各々がゲートを有するトランジスターを含み、前記ゲートが制御電圧へつながれているメモリ。【0071】(16)第11項記載のメモリであって、更に、クロック信号を含み、そこにおいて前記負チャージポンプの各々が前記クロック信号へつながれた異なるコンデンサーを含み、それによって前記コンデンサー間での電荷共有効果によって負電圧が生成されるようになっており、前記ワードラインの群の各々が各負チャージポンプの前記コンデンサーによって他の群から分離されるようになった、メモリ。

【0077】(22)複数個のメモリセルを含む、フラッシュ方式の電気的に消去可能で、プログラム可能な読み出し専用メモリ中のワードラインをデコードする方法であって、次の工程:各々がワードラインの異なる群へつながれた複数個の負チャージポンプ中において予めデコードされた前置デコード信号を発生させること、前置デコード信号に応答して、各々が異なるワードラインの管理を発生させること、前記前置デコード信号に応答して、ウードラインの各群をそれに対応する負チャージポンプからの負電圧へつなぐこと、および前記前置デコード信号に応答して、タワードラインをそれに対応する駆動器回路からの非負の電圧へつなぐこと、を含む方法。

【0072】(17)第16項記載のメモリであって、前記負チャージポンプの各々が更に:複数個の第1のトランジスターであって、各々が、前記各コンデンサーとワードラインの各群のうちの前記ワードラインの異なるものとの間につながれている複数個の第1のトランジスター、および前記各コンデンサーとアースとの間につながれた第2のトランジスター、を含んでいる、メモリ。【0073】(18)第16項記載のメモリであって、

【0078】(23)フラッシュEEPROM10において負電圧ワードラインデコードを行うための方法と装置が提供される。特に、前置デコーダー26が番地と反転入力とに基づいて前置デコード信号を生成する。前置50 デコード信号は正電圧および負電圧の両デコードモード

【0073】(18)第16項記載のメモリであって、前記負チャージポンプの各々が更に:複数個の第1のトランジスターであって、各々が、前記各コンデンサーとワードラインの各群のうちの前記ワードラインの異なるものとの間につながれている複数個の第1のトランジス

においてワードラインを選択するために使用される。各ワードラインは、それに付随して駆動器28を有する。駆動器28は前置デコード信号を受信し、適切な前置デコード信号に応答して関連のワードラインを高レベルへ駆動するように動作する。ワードラインには、またそれらに付随して負チャージポンプ32が備えられている。各負チャージポンプ32は、駆動器28がその関連ワードラインを正へ駆動していない時にそのワードラインを負へ駆動するように動作する。

#### 【図面の簡単な説明】

【図1】EEPROMメモリセルのアレイの模式図。

【図2】本発明の教えるところに従って構築された負電 圧ワードラインデコーダーの特定実施例の模式回路図。

【図3】本発明の教えるところに従って構築された負チャージポンプの特定実施例の模式回路図。

【図4】本発明の教えるところに従って構築された負チャージポンプの特定実施例の模式回路図。

【図5】本発明の教えるところに従って構築された負電 圧ワードラインデコーダーの別の実施例の回路図。

【図6】本発明の教えるところに従って構築された、独 20 立したワードラインデコードを要求しない応用のための 負電圧ワードラインデコーダーの特定実施例の回路図。

【図7】本発明の教えるところに従って構築された、独立したワードラインデコードを要求しない応用のための 負電圧ワードラインデコーダーの別の実施例の回路図。

【図8】本発明の教えるところに従って構築された駆動 器の特定実施例の回路図。

【図9】本発明の教えるところに従って構築された駆動 器の別の実施例の回路図。

【図10】本発明の教えるところに従って構築された負 電圧ワードラインデューダーの別の実施例の回路図。

【図11】本発明の教えるところに従って構築された駆動器の別の実施例の回路図。

【図12】図10及び図11に示された回路用の $V_N$ 電源の特定実施例。

#### 【符号の説明】

10 フラッシュEEPROM

- 12 列デコーダー
- 14 ワードラインデコーダー (行デコーダー)

20


- 16 読み出し/書き込み/消去回路
- 18 メモリセルトランジスター
- 20 メモリセル
- 22 センスアンプ
- 24 パスゲートトランジスター
- 26 前置デコーダー
- 28 駆動器
- 10 30 分離装置
  - 32 負チャージポンプ
    - 34 Pチャンネルトランジスター
    - 36、38 Nチャンネルトランジスター
    - 40 /--
  - 42 トランジスター
  - 44 トランジスター
  - 46 ノード
  - 48 トランジスター
  - 50 コンデンサー
- 70 52 駆動器
  - 54 分離装置
  - 56 負チャージポンプ
  - 58 トランジスター
  - 60 トランジスター
  - 61 ノード
  - 62 トランジスター
  - 64 トランジスター
  - 66、68 トランジスター
  - 70 トランジスター
  - 71 ノード
  - 72 トランジスター
  - 74、76 トランジスター
  - 78、80 トランジスター
  - 81 ノード
  - 82、84 Pチャンネルトランジスター
  - 86 負チャージポンプ
  - 88、90 トランジスター

【図3】


【図4】

【図8】


【図9】




[図1]




【図10】




【図11】




【図2】




[図5]



[図6]



【図7】



### 【手統補正書】


【提出日】平成6年7月6日

【手続補正1】

【補正対象書類名】図面

【補正対象項目名】図1

【補正方法】変更 【補正内容】 【図1】




# 【手続補正2】

【補正対象書類名】図面

【補正対象項目名】図2

【補正方法】変更 【補正内容】



【手続補正3】


【補正対象書類名】図面

【補正対象項目名】図5


【補正方法】変更

【補正内容】

【図5】




【手続補正4】 【補正対象書類名】図面 【補正対象項目名】図6



【手続補正 5】 【補正対象書類名】図面 【補正対象項目名】図 7 【補正方法】変更 【補正内容】 【図7】

【補正方法】変更



【手続補正6】


【補正対象書類名】図面

【補正対象項目名】図10

【補正方法】変更

【補正内容】

【図10】



【手続補正7】

【補正対象書類名】図面

【補正対象項目名】図12

【補正方法】変更

【補正內容】

【図12】

